上プロダクト

  LAN magnetics, also known as Ethernet transformers or network isolation magnetics, are essential components in wired Ethernet interfaces. They provide galvanic isolation, impedance matching, common-mode noise suppression, and support for Power over Ethernet (PoE). Proper selection and validation of LAN magnetics directly impact signal integrity, electromagnetic compatibility (EMC), system safety, and long-term reliability.   This engineering-focused guide presents a comprehensive framework for understanding LAN magnetics design principles, electrical specifications, PoE performance, EMI behavior, and validation methodologies. It is intended for hardware engineers, system architects, and technical procurement teams involved in Ethernet interface design across enterprise, industrial, and mission-critical applications.       ◆ Ethernet Speed And Standards Support     Matching Magnetics To PHY And Link Requirements   LAN magnetics must be carefully matched to the targeted Ethernet physical layer (PHY) and supported data rate. Common standards include:   10BASE-T (10 Mbps) 100BASE-TX (100 Mbps) 1000BASE-T (1 Gbps) 2.5GBASE-T and 5GBASE-T (Multi-Gigabit Ethernet) 10GBASE-T (10 Gbps)   Signal Bandwidth Considerations For Multi-Gigabit Ethernet   Multi-gigabit Ethernet extends signal bandwidth beyond 100 MHz. For 2.5G, 5G, and 10G links, magnetics must maintain low insertion loss, flat frequency response, and minimal phase distortion up to 200 MHz or higher to preserve eye opening and jitter margin.     ◆ Isolation Voltage (Hipot) And Insulation Grade     1. Industry Baseline Requirements The baseline dielectric withstand voltage requirement for standard Ethernet ports is ≥1500 Vrms for 60 seconds, ensuring user safety and regulatory compliance.   2. Industrial And High-Reliability Isolation Levels Industrial, outdoor, and infrastructure equipment typically require reinforced insulation of 2250–3000 Vrms, while railway, energy, and medical systems may require 4000–6000 Vrms isolation to meet elevated safety and reliability requirements.   3. Hipot Test Methods And Acceptance Criteria Hipot testing is performed at 50–60 Hz for 60 seconds. No dielectric breakdown or excessive leakage current is permitted under IEC 62368-1 test conditions.   4. Typical Isolation Ratings In LAN Transformers   Application Category Isolation Voltage Rating Test Duration Applicable Standards Typical Use Cases Standard Commercial Ethernet 1500 Vrms 60 s IEEE 802.3, IEC 62368-1 Enterprise switches, routers, IP phones Enhanced Insulation Ethernet 2250–3000 Vrms 60 s IEC 62368-1, UL 62368-1 Industrial Ethernet, PoE cameras, outdoor APs High-Reliability Industrial Ethernet 4000–6000 Vrms 60 s IEC 60950-1, IEC 62368-1, EN 50155 Railway systems, power substations, automation control Medical and Safety-Critical Ethernet ≥4000 Vrms 60 s IEC 60601-1 Medical imaging, patient monitoring Outdoor and Harsh Environment Networking 3000–6000 Vrms 60 s IEC 62368-1, IEC 61010-1 Surveillance, transportation, roadside systems     Engineering Notes   1500 Vrms for 60 seconds is the baseline isolation requirement for standard Ethernet ports. ≥3000 Vrms is commonly required in industrial and outdoor systems to improve surge and transient robustness. 4000–6000 Vrms isolation is typically mandated in railway, medical, and critical infrastructure environments. Higher isolation ratings require larger creepage and clearance distances, which directly impact transformer size and PCB layout.     ◆ PoE Compatibility And DC Current Ratings     IEEE 802.3af, 802.3at, And 802.3bt Power Classes Power over Ethernet (PoE) enables power delivery and data transmission through twisted-pair cabling. Supported standards include IEEE 802.3af (PoE), 802.3at (PoE+), and 802.3bt (PoE++ Type 3 and Type 4).     Standard Common Name PoE Type Max Power at PSE Max Power at PD Nominal Voltage Range Max DC Current per Pair Set Pairs Used Typical Applications IEEE 802.3af PoE Type 1 15.4 W 12.95 W 44–57 V 350 mA 2 pairs IP phones, basic IP cameras IEEE 802.3at PoE+ Type 2 30.0 W 25.5 W 50–57 V 600 mA 2 pairs Wi-Fi APs, PTZ cameras IEEE 802.3bt PoE++ Type 3 60.0 W 51.0 W 50–57 V 600 mA 4 pairs Multi-radio APs, thin clients IEEE 802.3bt PoE++ Type 4 90.0 W 71.3 W 50–57 V 960 mA 4 pairs LED lighting, digital signage   Center-Tap Current Capability And Thermal Constraints PoE injects DC current through transformer center taps. Depending on PoE class, magnetics must safely handle 350 mA to nearly 1 A per pair set without entering saturation or excessive thermal rise.   Transformer Saturation And PoE Reliability Insufficient saturation current (Isat) leads to inductance collapse, degraded EMI suppression, increased insertion loss, and accelerated thermal stress. High-power PoE systems require optimized core geometry and low-loss magnetic materials.     ◆ Key Magnetic And Electrical Parameters   ● Magnetizing Inductance (Lm) Typical gigabit designs require 350–500 µH measured at 100 kHz. Adequate Lm ensures low-frequency signal coupling and baseline stability.   ● Leakage Inductance Lower leakage inductance improves high-frequency coupling and reduces waveform distortion. Values below 0.3 µH are generally preferred.   ● Turns Ratio And Mutual Coupling Ethernet transformers typically use a 1:1 turns ratio with tightly coupled windings to minimize differential-mode distortion and maintain impedance balance.   ● DC Resistance (DCR) Lower DCR reduces conduction loss and thermal rise under PoE load. Typical values range from 0.3 to 1.2 Ω per winding.   ● Saturation Current (Isat) Isat defines the DC current level before inductance collapse. PoE++ designs often require Isat exceeding 1 A.       ◆ Signal Integrity Metrics And S-Parameter Requirements   ▶ Insertion Loss Across The Operating Band Insertion loss directly reflects the signal attenuation introduced by the magnetic structure and inter-winding parasitics. For 1000BASE-T applications, insertion loss should remain below 1.0 dB across 1–100 MHz, while for 2.5G, 5G, and 10GBASE-T, loss should typically remain below 2.0 dB up to 200 MHz or higher.   Excessive insertion loss reduces eye height, increases bit error rate (BER), and degrades link margin, particularly in long cable runs and high-temperature environments. Engineers should always evaluate insertion loss using de-embedded S-parameter measurements under controlled impedance conditions.   ▶ Return Loss And Impedance Matching Return loss quantifies impedance mismatch between the magnetics and the Ethernet channel. Values better than –16 dB across the operating frequency band are typically required for reliable gigabit and multi-gigabit links.   Poor impedance matching leads to signal reflections, eye closure, baseline wander, and increased jitter. For 10GBASE-T systems, stricter return loss targets (often better than –18 dB) are recommended due to the tighter signal margin.   ▶ Crosstalk Performance (NEXT And FEXT)   Near-end crosstalk (NEXT) and far-end crosstalk (FEXT) represent unwanted signal coupling between adjacent differential pairs. Low crosstalk preserves signal margin, minimizes timing skew, and improves overall electromagnetic compatibility.   High-quality LAN magnetics employ tightly controlled winding geometry and shielding structures to minimize pair-to-pair coupling. Crosstalk degradation is particularly critical in multi-gigabit and high-density PCB layouts.       ▶ Common-Mode Choke (CMC) Characteristics And EMI Control     Frequency Response And Impedance Curves The common-mode choke (CMC) is essential for suppressing broadband electromagnetic interference (EMI) generated by high-speed differential signaling. CMC impedance typically increases from tens of ohms at 1 MHz to several kilo-ohms above 100 MHz, providing effective attenuation of high-frequency common-mode noise.   A well-designed impedance profile ensures effective EMI suppression without introducing excessive differential-mode insertion loss.   DC Bias Effects On CMC Performance In PoE-enabled systems, DC current flowing through the choke core introduces magnetic bias that reduces effective permeability and impedance. This phenomenon becomes increasingly significant in PoE+, PoE++, and high-power Type 4 applications.   To maintain EMI suppression under DC bias, designers must select larger core geometries, optimized ferrite materials, and carefully balanced winding structures capable of sustaining high DC current without saturation.     ◆ ESD, Surge, And Lightning Immunity   ♦ IEC 61000-4-2 ESD Requirements Typical Ethernet interfaces require ±8 kV contact discharge and ±15 kV air discharge immunity according to IEC 61000-4-2. While magnetics provide galvanic isolation, dedicated transient voltage suppression (TVS) diodes are usually required to clamp fast ESD transients.   ♦ IEC 61000-4-5 Surge And Lightning Protection Industrial, outdoor, and infrastructure equipment must often withstand 1–4 kV surge pulses as defined by IEC 61000-4-5. Surge protection requires a coordinated design strategy combining gas discharge tubes (GDTs), TVS diodes, current-limiting resistors, and optimized grounding structures.   LAN magnetics primarily provide isolation and noise filtering but must be validated under surge stress to ensure insulation integrity and long-term reliability.     ◆ Thermal, Temperature, And Environmental Requirements   Operating Temperature Ranges   Commercial-grade: 0°C to +70°C Industrial-grade: –40°C to +85°C Extended industrial: –40°C to +125°C   Extended temperature designs require specialized core materials, high-temperature insulation systems, and low-loss winding conductors to prevent thermal drift and performance degradation.   PoE-Induced Thermal Rise PoE introduces significant DC copper loss and core loss, especially under high-power operation. Thermal modeling must account for conduction loss, magnetic hysteresis loss, ambient airflow, PCB copper spreading, and enclosure ventilation.   Excessive temperature rise accelerates insulation aging, increases insertion loss, and may cause long-term reliability failures. A thermal rise margin below 40°C at full PoE load is commonly targeted in industrial designs.     ◆ Mechanical, Packaging, And PCB Footprint Considerations     MagJack Versus Discrete Magnetics Integrated MagJack connectors combine RJ45 jacks and magnetics into a single package, simplifying assembly and reducing PCB area. However, discrete magnetics offer superior flexibility for EMI optimization, impedance tuning, and thermal management, making them preferable for high-performance, industrial, and multi-gigabit designs.   Package Types: SMD And Through-Hole Surface-mount (SMD) magnetics support automated assembly, compact PCB layouts, and high-volume manufacturing. Through-hole packages provide enhanced mechanical robustness and higher creepage distances, often favored in industrial and vibration-prone environments.   Mechanical parameters such as package height, pin pitch, footprint orientation, and shield grounding configuration must be aligned with PCB layout constraints and enclosure design requirements.     ◆ Test Conditions And Measurement Methods   1. Inductance And Leakage Measurement Techniques Measurements are typically conducted at 100 kHz using calibrated LCR meters under low excitation voltage.   2. Hipot Testing Procedures Dielectric tests are performed at rated voltage for 60 seconds in controlled environments.   3. S-Parameter Measurement Setup Vector network analyzers with de-embedded fixtures ensure accurate high-frequency characterization.     ◆ Practical Lab Validation Procedure   Incoming Inspection And Mechanical Verification Dimensional, marking, and solderability inspection ensures production consistency.   Electrical And Signal Integrity Testing Includes impedance, insertion loss, return loss, and crosstalk validation.   PoE Stress And Thermal Validation Extended DC current testing validates thermal margin and saturation stability.     ◆ Acceptance Checklist For Design And Procurement   Standards compliance (IEEE, IEC) Electrical performance margin PoE current capability Thermal reliability EMI suppression effectiveness Mechanical compatibility     ◆ Common Failure Modes And Engineering Pitfalls   Core saturation under PoE load Insufficient isolation rating High insertion loss at high frequency Poor EMI suppression     ◆ Frequently Asked Questions About LAN Magnetics   Q1: Do Multi-Gigabit Designs Require Special Magnetics? Yes. Multi-gigabit Ethernet requires wider bandwidth, lower insertion loss, and tighter impedance control.   Q2: Is PoE Compatibility Guaranteed By Default? No. DC current rating, saturation current (Isat), and thermal behavior must be explicitly validated.   Q3: Can Magnetics Alone Provide Surge Protection? No. External surge protection components are required.   Q4: What Magnetizing Inductance Is Required For Gigabit Ethernet? 350–500 µH measured at 100 kHz is typical.   Q5: How Does PoE Current Affect Transformer Saturation? DC bias reduces magnetic permeability, potentially driving the core into saturation and increasing distortion and thermal stress.   Q6: Is Higher Isolation Voltage Always Better? No. Higher ratings increase size, cost, and PCB spacing requirements and should match system safety needs.   Q7: Are Integrated MagJacks Equivalent To Discrete Magnetics? They are electrically similar, but discrete magnetics offer greater layout and EMI optimization flexibility.   Q8: What Insertion Loss Levels Are Acceptable? Less than 1 dB up to 100 MHz for gigabit and less than 2 dB up to 200 MHz for multi-gigabit designs.   Q9: Can PoE Magnetics Be Used In Non-PoE Systems? Yes. They are fully backward compatible.   Q10: What Layout Errors Most Often Degrade Performance? Asymmetric routing, poor impedance control, excessive stubs, and improper grounding.     ◆ Conclusion     LAN magnetics are foundational components in Ethernet interface design, directly influencing signal integrity, electrical safety, EMC compliance, and long-term system reliability. Their performance affects not only data transmission quality but also the robustness of PoE power delivery, surge immunity, and thermal stability.   From matching transformer bandwidth to PHY requirements, verifying isolation ratings and PoE current capability, to validating magnetic parameters and EMC behavior, engineers must evaluate LAN magnetics from a system-level perspective rather than as simple passive components. A disciplined validation workflow significantly reduces field failures and costly redesign cycles.   As Ethernet continues to evolve toward multi-gigabit speeds and higher PoE power levels, careful component selection, supported by transparent datasheets, rigorous testing methodologies, and sound layout practices, remains essential for building reliable, standards-compliant network equipment across enterprise, industrial, and mission-critical applications.  

  ★ はじめに：Raspberry Pi 4でイーサネットコネクタの選択が重要な理由   Raspberry Pi 4 Model Bは、前世代と比較して大きな飛躍を遂げています。より高速なCPU、真のギガビットイーサネット、産業用ゲートウェイからエッジコンピューティング、メディアサーバーまで、幅広いユースケースにより、ネットワークパフォーマンスは後回しではなく、重要な設計要素となっています。   多くの開発者がソフトウェアの最適化に注力していますが、イーサネットコネクタと内蔵マグネティクス（MagJack）は、信号の完全性、PoEの信頼性、EMIコンプライアンス、長期的な安定性において決定的な役割を果たします。A70-112-331N126の代替品を探しているエンジニアにとって、LINK-PPの は、実績があり、費用対効果の高いソリューションとして登場しています。詳細な技術的分析   し、電気的性能、機械的互換性、PoEに関する考慮事項、PCBフットプリントのガイドライン、およびインストールのベストプラクティスについて解説します。このガイドから学べることこの記事を読むことで、次のことができるようになります。   LPJG0926HENLがA70-112-331N126の代替品として一般的に使用される理由を理解する   Raspberry Pi 4のイーサネット要件との互換性を確認する   電気的、機械的、PoE関連の特性を比較する 一般的なPCBフットプリントとハンダ付けの間違いを避ける 量産プロジェクトのための情報に基づいた調達決定を行う ★ Raspberry Pi 4のイーサネット要件の理解 Raspberry Pi 4 Model Bは、     真のギガビットイーサネットインターフェース（1000BASE-T）   を搭載しており、以前のモデルで見られたUSB 2.0のボトルネックに制限されなくなりました。この改善により、イーサネットコネクタとマグネティクスに対するより厳しい要件が導入されました。これには以下が含まれます。安定した100/1000 Mbpsの自動ネゴシエーション低い挿入損失と制御されたインピーダンス   適切なコモンモードノイズ抑制 PoE HAT設計との互換性 デバッグのための信頼性の高いLEDステータス表示 Raspberry Pi 4ベースの設計で使用されるRJ45 MagJackは、パケットロス、EMIの問題、または断続的なリンク障害を回避するために、これらのベースラインの期待に応える必要があります。 ★ LPJG0926HENLの概要   LPJG0926HENL     は、ギガビットイーサネットアプリケーション向けに設計された、       です。シングルボードコンピュータ（SBC）、組み込みコントローラ、産業用ネットワークデバイスで広く使用されています。主なハイライト100/1000BASE-Tイーサネットをサポート   信号絶縁用の内蔵マグネティクス   PoE / PoE+対応設計 スルーホールテクノロジー（THT）実装 デュアルLEDインジケータ（緑/黄）SBCレイアウトに適したコンパクトなフットプリント これらの機能は、A70-112-331N126の機能プロファイルと密接に一致しており、LPJG0926HENLは、強力なドロップインまたはニアドロップインの代替候補となっています。 ★ LPJG0926HENL vs. A70-112-331N126：機能比較 機能   LPJG0926HENL     A70-112-331N126   イーサネット速度 ポート構成 1×1シングルポート 1×1シングルポート マグネティクス 内蔵 内蔵 PoE はい はい はいLEDインジケータ 緑/黄 緑/黄 実装 THT THT ターゲットアプリケーション SBC、産業用 SBC、産業用 システムレベルの観点から見ると、両方のコネクタは同じ目的を果たします。エンジニアは通常、 コスト効率、供給の安定性、Raspberry Piスタイルの設計での幅広い採用 のためにLPJG0926HENLを選択します。     ★ 電気的性能と信号の完全性ギガビットイーサネットの場合、マグネティクスの品質が不可欠です。LPJG0926HENLには以下が統合されています。     絶縁       トランス   クロストークを低減するための平衡差動ペア最適化されたリターンロスと挿入損失性能これらの特性は、以下を保証するのに役立ちます。 安定したギガビットスループット EMIエミッションの削減   長いケーブル配線との互換性の向上   実際のRaspberry Pi 4の展開では、LPJG0926HENLは、ストリーミング、ファイルサーバー、ネットワーク接続アプリケーションのスムーズなデータ転送を、リンクの不安定性なしにサポートします。 ★ PoEと電力供給に関する考慮事項多くのRaspberry Pi 4プロジェクトは、特に産業用または天井に取り付けられた設置において、ケーブル配線と展開を簡素化するために、 Power over Ethernet（PoE）   に依存しています。     LPJG0926HENLは、適切なPoEコントローラと電源回路と組み合わせることで、PoEおよびPoE+アプリケーションをサポートするように設計されています。主な設計上の注意点には以下が含まれます。   マグネティクスのセンタータップルーティングが正しいことを確認するIEEE 802.3af/atの電力予算ガイドラインに従う   電力パスに適切なPCB銅厚を使用する   密閉されたハウジングでの熱放散を考慮する 正しく実装すると、LPJG0926HENLは、単一のイーサネットケーブルを介した安定した電力供給とデータ伝送を可能にします。★ LEDインジケータ：開発者向けの実際的な診断LPJG0926HENLには、 2つの内蔵LED が含まれています。   左LED（緑）     – リンクステータス   右LED（黄）– アクティビティまたは速度表示これらのLEDは、特に以下の場合に役立ちます。   初期のボード立ち上げネットワークデバッグ 現場診断リモートまたは産業環境に展開されたRaspberry Piベースのデバイスの場合、視覚的なステータスフィードバックにより、トラブルシューティング時間が大幅に短縮されます。   ★ 機械設計とPCBフットプリントのガイドライン   LPJG0926HENLはA70-112-331N126の代替品としてよく使用されますが、エンジニアは、 検証なしに同一のフットプリントを前提とすべきではありません 。   交換前の重要なチェック     1. ピン配置       イーサネットペア、LEDピン、シールドグラウンドピンを確認します。2. パッドの間隔と穴の直径   3. シールドタブとグラウンド   EMI性能を維持するために、適切なシャーシグラウンドを確保します。 4. コネクタの向き   ほとんどの設計では、 タブダウンの向き   が使用されますが、機械図面を確認してください。これらのパラメータを検証しないと、組み立ての問題やEMI非準拠が発生する可能性があります。   ★ インストールとハンダ付けのベストプラクティス（THT）LPJG0926HENLは、スルーホールテクノロジーを使用しており、イーサネットケーブルが頻繁に抜き差しされる場合に理想的な、強力な機械的保持力を提供します。   推奨されるプラクティス     シールドピンには補強パッドを使用する   信号ピンには一貫したハンダフィレットを維持するコネクタに浸透する可能性のある過剰なハンダを避ける腐食を防ぐためにフラックス残渣を清掃する     ボイドやコールドジョイントがないかハンダ接合部を検査する   適切なハンダ付けは、特に振動の多い環境での長期的な信頼性を保証します。 ★ Raspberry Pi 4以外の一般的なアプリケーション Raspberry Piボードと頻繁に関連付けられていますが、LPJG0926HENLは、以下にも使用されています。 産業用イーサネットコントローラ ネットワーク化されたセンサーとIoTゲートウェイ   組み込みLinux SBC     スマートホームハブ       エッジコンピューティングデバイス   この幅広い採用は、ギガビットイーサネットMagJackとしての成熟度と信頼性をさらに裏付けています。 ★ エンジニアがLPJG0926HENLを選択する理由 技術的および商業的な観点から、LPJG0926HENLにはいくつかの利点があります。 SBCイーサネット設計との実績のある互換性 量産のための競争力のある価格設定   安定したサプライチェーンと短いリードタイム     明確なドキュメントとフットプリントの可用性   PoE環境での強力なフィールドパフォーマンス   これらの要因により、パフォーマンスを犠牲にすることなく柔軟性を求めるエンジニアにとって、実用的な代替品となっています。 ★ よくある質問（FAQ） Q1：LPJG0926HENLは、Raspberry Pi 4 PCBでA70-112-331N126を直接置き換えることができますか？ 多くの設計では、はい。ただし、エンジニアは、PCBを最終決定する前に、常にピン配置と機械図面を確認する必要があります。   Q2：LPJG0926HENLはPoE+をサポートしていますか？     はい、準拠したPoE電源回路と適切なPCBレイアウトで使用する場合。Q3：LED機能は設定可能ですか？   LEDの動作は、イーサネットPHYとシステム設計に依存します。コネクタは、標準のリンク/アクティビティシグナリングをサポートしています。 Q4：LPJG0926HENLは産業環境に適していますか？     はい。THT実装と内蔵シールドにより、機械的堅牢性とEMI保護が提供されます。★ 結論：最新のイーサネット設計のためのスマートな代替品 Raspberry Pi 4が、より高度で要求の厳しいアプリケーションを動かし続けるにつれて、適切なイーサネットMagJackを選択することがますます重要になっています。     LPJG0926HENLは、 ギガビット性能、PoE機能、機械的堅牢性、コスト効率     のバランスの取れた組み合わせを提供し、A70-112-331N126 の強力な代替品となっています。     Raspberry Piベースのシステムまたは互換性のあるSBCを設計しているエンジニアにとって、LPJG0926HENLは、技術的および商業的要件の両方に合致する、信頼性の高い、量産対応の選択肢を表しています。      

    イーサネット磁気モジュール（別名 LANマグネティクス）は、イーサネットPHYとRJ45/ケーブルの間に配置され、ガルバニック絶縁、差動結合、およびコモンモードノイズ抑制を提供します。適切なマグネティクスの選択—OCL、挿入/リターンロス、絶縁定格、フットプリントの一致—は、リンクの不安定性、EMIの問題、および安全試験の失敗を防ぎます。   これは、イーサネット磁気モジュールに関する権威あるガイドです：機能、主要仕様（350µH OCL、〜1500 Vrms絶縁）、10/100対1Gの違い、レイアウト、および選択チェックリスト。     ★​ イーサネット磁気モジュールは何をするのか？       イーサネット磁気モジュールは、密接に関連する3つの役割を果たします：ガルバニック絶縁。   ケーブル（MDI）とデジタルロジックの間に安全バリアを作成し、サージからデバイスとユーザーを保護し、安全試験電圧を満たします。業界の慣行とIEEEのガイダンスでは、通常、ポートでの絶縁耐圧試験が要求されます—一般的に、60秒で〜1500 Vrmsまたは同等のインパルス試験として表現されます。差動結合とインピーダンスマッチング。 トランスは、イーサネットPHYに必要なセンタータップ差動結合を提供し、PHYがリターンロスとマスクの要件を満たすようにチャネルを形成するのに役立ちます。コモンモードノイズ抑制。 統合されたコモンモードチョーク（CMC）は、差動からコモンへの変換を減らし、ツイストペアケーブルからの放射エミッションを制限し、EMC性能を向上させます。これらの役割は相互依存しています：絶縁の選択は巻線絶縁とクリーページに影響を与えます。OCLとCMCのパラメータは低周波挙動とEMIに影響を与えます。フットプリントとピン配置は、部品がドロップイン交換可能かどうかを決定します。   ★      A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。イーサネット磁気モジュール 以下は、エンジニアリングチームと調達部門がマグネティクスを比較および評価するために使用する属性です。これらを、選択または交換の決定に対する最小限のチェックリストとして扱ってください。   電気的仕様     属性   なぜ重要なのか イーサネット規格 10/100Base-T対1000Base-Tは、帯域幅と必要な電気的マスクを決定します。 巻数比（TX/RX） 通常 1CT:1CT 10/100の場合。センタータップバイアスとコモンモードリファレンスのために必要です。開放インダクタンス（OCL） 低周波エネルギー貯蔵とベースラインの変動を制御します。100Base-Tの場合、OCL〜 350 µH （指定された試験条件下での最小値）は、典型的な規範的目標です。試験条件（周波数、バイアス）を、単に公称値だけでなく比較する必要があります。挿入損失 PHY周波数帯域全体でのマージンとアイ開口部に影響します（dBで指定）。 リターンロス 周波数依存性—PHYマスクを満たし、反射を減らすために重要です。 クロストーク/DCMR ペア間の絶縁と差動→コモン除去。マルチペアギガビットチャネルではより重要です。 巻線間容量（Cww） コモンモード結合とEMCに影響します。ノイズ耐性には、一般的に低いCwwが優れています。 絶縁（Hi-Pot） Hi-Potレベル（一般的に1500 Vrms）は、部品が電圧ストレスに耐え、安全/標準試験要件を満たすことを示しています。 実用的な注意点：   データシートを比較する際は、OCL試験周波数、電圧、およびバイアス電流が一致していることを確認してください—これらの変数は、測定されたインダクタンスを大幅に変更します。機械的およびパッケージ仕様   パッケージタイプ：   SMD-16P、統合RJ45 + マグネティクス、またはディスクリートスルーホール。本体寸法と実装高さ： シャーシのクリアランスと嵌合コネクタに重要です。ピン配置とフットプリント： ドロップイン交換にはピン互換性が不可欠です。推奨されるランドパターンとパッド寸法を確認してください。環境、材料、およびコンプライアンス   動作/保管温度範囲   （商用対工業用）。RoHSおよびハロゲンフリー ステータスとピークリフロー定格（例：RoHS部品の場合は通常255 ±5 °C）。ライフサイクル/可用性 ：長寿命製品の場合は、メーカーのサポートと廃止ポリシーを確認してください。 ★      10/100Base-T対1000Base-T LANマグネティクス—主な違いこれらの違いを理解することで、コストのかかるミスを回避できます：       信号帯域幅とペア数。   1000Base-Tは4つのペアを同時に使用し、より高いシンボルレートで動作するため、マグネティクスはより厳しいリターンロスとクロストークマスクを満たす必要があります。10/100設計は帯域幅が低く、多くの場合、より高いOCL値を許容します。コモンモードチョークの統合と性能。 ギガビットモジュールは通常、ペア間の結合を制御し、EMCを満たすために、より広い帯域幅にわたってより厳しいインピーダンスを持つCMCを必要とします。10/100モジュールは、より単純なCMCのニーズを持っています。相互運用性。 1000Base-Tマグネティクスアセンブリは、多くの場合、10/100の要件を電気的に満たすことができますが、より高価になる可能性があります。逆に、10/100マグネティクスアセンブリは、通常、ギガビット動作には適していません。PHYベンダーのガイドラインとラボテストで検証してください。どちらを選択するか：   コスト重視のFast Ethernetデバイスには10/100マグネティクスを使用し、スイッチ、アップリンク、およびフルギガビットスループットが必要な製品には1000Base-Tマグネティクスを使用します。★     PHYリンクテスト：開放インダクタンス     （OCL）は、二次側が開いている状態で測定されたトランスの一次インダクタンスです。10/100Base-T設計の場合、より高いOCL（一般的にIEEE試験規則の下で≈350 µH以上）により、マグネティクスが十分な低周波エネルギー貯蔵を提供し、長いフレーム中のベースラインの変動とドロップを防ぐことができます。ベースラインの変動とドロップは、レシーバのトラッキングに影響し、チェックしないとBERの増加につながる可能性があります。主な読み方のヒント：   試験条件を確認してください。   OCLは、特定の試験周波数、電圧、およびDCバイアスで与えられることがよくあります。異なるラボでは異なる数値が報告されます。OCL対バイアス曲線を見てください。 OCLは、不均衡なバイアス電流が増加すると低下します—メーカーは、バイアスレベルにわたるOCLをプロットすることがよくあります。システムに適用される最悪の場合の値を調べてください。★     PHYリンクテスト：CMCは、イーサネットマグネティクスの主要な要素です。これは、目的の差動信号を通過させながら、コモンモード電流に対する高インピーダンスを提供します。CMCを選択する際には、以下に注意してください：     インピーダンス対周波数曲線   —問題の周波数帯域での抑制を保証します。DC飽和定格 —DC電流がセンタータップを流れ、チョークをバイアス/飽和させ、CMRRを低下させる可能性があるPoEアプリケーションにとって重要です。挿入損失と熱性能 —高電流（PoE+）は熱を発生させます。部品は、予想されるPSE電流の下でディレーティングまたは検証する必要があります。 ★     イーサネット磁気モジュール 互換性と交換製品ページが「同等」または「ドロップイン交換」を主張している場合は、代替を承認する前に、このチェックリストに従ってください：     ピン配置とフットプリントの一致。   ここに不一致があると、PCBの再設計が必要になる可能性があります。巻数比とセンタータップ接続。 センタータップの使用がPHYバイアスと一致していることを確認してください。OCLと挿入/リターンロスのパリティ。 同等以上の電気的性能を確保し— そして 試験条件が一致していることを確認してください。Hi-Pot /絶縁マージン。 安全定格は、オリジナルと同等以上である必要があります。 ﹘1500 Vrmsは一般的な参照です。熱およびDCバイアス動作（PoE）。 PoE電流下でのDC飽和と熱ディレーティングを検証します。実用的なワークフロー：   データシートを比較し、サンプルを要求し、ボリューム交換の前に、ターゲットボードでPHYリンクの安定性、BER、およびEMCの事前スキャンを実行します。★ イーサネット磁気モジュール PCBレイアウト     A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。マグネティクス本体の下にGNDキープアウトを維持する     推奨されている場合—これにより、チョークのコモンモード性能が維持され、意図しないモード変換が減少します。PHYベンダーのアプリケーションノートとマグネティクスのデータシートのガイダンスに従ってください。   スタブ長を最小限に抑える PHYからマグネティクスへ—スタブは反射を増加させ、リターンロスマスクを破る可能性があります。これは、ギガビット設計では特に重要です。 センタータップを正しく配線する —通常、DCバイアスネットワーク（Vccまたはバイアス抵抗）とPHYリファレンスごとのデカップリング。 PoEの熱とクリーニング計画：十分なクリーページ/クリアランスを維持し、PoE電流が流れるときの熱上昇を確認します。★ 試験と検証チェックリスト マグネティクス部品を製造に承認する前に、これらのチェックを実行してください：     PHYリンクテスト： 必要な速度で、代表的なケーブルと長さにわたってリンクアップします。     BER /ストレステスト：   ベースラインの変動の問題を明らかにするために、持続的なデータ転送と長いフレーム。リターンロス/挿入ロスのスイープ： PHYマスクまたはベンダーのアプリケーションノートに対して検証します。Hi-Pot /絶縁テスト： ターゲット規格ごとの絶縁耐圧レベルを確認します。EMC事前スキャン： 明らかな障害を特定するための迅速な放射および伝導チェック。PoE熱およびDC飽和テスト： PoE/PoE+が適用される場合は、全PSE電流下でのCMC飽和と温度上昇を確認します。★  LAN磁気モジュールに関するFAQQ – OCLとは何ですか？なぜ350 µHが指定されているのですか？     A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。Q – 1500 Vrmsの絶縁が必要ですか？   A – IEEEのガイダンスと参照される安全規格は、一般的に、イーサネットポートのターゲット絶縁試験として1500 Vrms（60秒）または同等のインパルス試験を使用します。設計者は、自社製品カテゴリに適用される規格のバージョンを確認する必要があります。 Q – ギガビットマグネティクス部品を高速イーサネット設計で使用できますか？   A – はい、電気的には、ギガビット部品は通常、10/100マスクを満たすか超えますが、よりコストがかかる可能性があり、そのフットプリント/ピン配置は互換性がある必要があります。ベンダーのガイダンスを確認し、システムでテストしてください。 Q – どのようにして「同等」と主張されている部品を確認しますか？   A – 行ごとのデータシート比較、サンプルテスト（PHY、BER、EMC）、およびピン配置の検証が必要です。マーケティングの主張だけでは不十分です。 クイック選択チェックリスト    必要な速度（10/100対1G）を確認します。 巻数比とセンタータップスキームを一致させます。     OCLと試験条件を確認します（多くの100Base-Tの場合、350 µH以上）。   PHY周波数帯域全体での挿入損失とリターンロスを確認します。 絶縁（Hi-Pot）定格（〜1500 Vrmsターゲット）を確認します。 フットプリント/ピン配置とパッケージの高さを検証します。 PoEの場合は、CMCのDC飽和と熱挙動を確認します。 サンプルを要求し、PHY + EMCの事前テストを実行します。 結論 適切なイーサネット磁気モジュールの選択は、電気的性能、安全性、および機械的互換性を組み合わせた設計上の決定です。OCL、挿入/リターンロス、絶縁定格、およびピン配置を主要なゲートとして使用し、データシートとターゲットボードでのサンプルテストで主張を検証します。 データシートをダウンロードし、     要求       フットプリントファイル、または   エンジニアリングサンプルを注文する ターゲットボードでPHY/BERおよびEMCの事前検証を実行します。