イーサネット磁気モジュール：仕様と選定ガイド

イーサネット磁気モジュール（別名 LANマグネティクス）は、イーサネットPHYとRJ45/ケーブルの間に配置され、ガルバニック絶縁、差動結合、およびコモンモードノイズ抑制を提供します。適切なマグネティクスの選択—OCL、挿入/リターンロス、絶縁定格、フットプリントの一致—は、リンクの不安定性、EMIの問題、および安全試験の失敗を防ぎます。

これは、イーサネット磁気モジュールに関する権威あるガイドです：機能、主要仕様（350µH OCL、〜1500 Vrms絶縁）、10/100対1Gの違い、レイアウト、および選択チェックリスト。

★​ イーサネット磁気モジュールは何をするのか？

イーサネット磁気モジュールは、密接に関連する3つの役割を果たします：ガルバニック絶縁。

1. ケーブル（MDI）とデジタルロジックの間に安全バリアを作成し、サージからデバイスとユーザーを保護し、安全試験電圧を満たします。業界の慣行とIEEEのガイダンスでは、通常、ポートでの絶縁耐圧試験が要求されます—一般的に、60秒で〜1500 Vrmsまたは同等のインパルス試験として表現されます。差動結合とインピーダンスマッチング。
2. トランスは、イーサネットPHYに必要なセンタータップ差動結合を提供し、PHYがリターンロスとマスクの要件を満たすようにチャネルを形成するのに役立ちます。コモンモードノイズ抑制。
3. 統合されたコモンモードチョーク（CMC）は、差動からコモンへの変換を減らし、ツイストペアケーブルからの放射エミッションを制限し、EMC性能を向上させます。これらの役割は相互依存しています：絶縁の選択は巻線絶縁とクリーページに影響を与えます。OCLとCMCのパラメータは低周波挙動とEMIに影響を与えます。フットプリントとピン配置は、部品がドロップイン交換可能かどうかを決定します。

★ 

A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。イーサネット磁気モジュール 以下は、エンジニアリングチームと調達部門がマグネティクスを比較および評価するために使用する属性です。これらを、選択または交換の決定に対する最小限のチェックリストとして扱ってください。

電気的仕様

属性

データシートを比較する際は、OCL試験周波数、電圧、およびバイアス電流が一致していることを確認してください—これらの変数は、測定されたインダクタンスを大幅に変更します。機械的およびパッケージ仕様

パッケージタイプ：

• SMD-16P、統合RJ45 + マグネティクス、またはディスクリートスルーホール。本体寸法と実装高さ：
• シャーシのクリアランスと嵌合コネクタに重要です。ピン配置とフットプリント：
• ドロップイン交換にはピン互換性が不可欠です。推奨されるランドパターンとパッド寸法を確認してください。環境、材料、およびコンプライアンス

動作/保管温度範囲

• （商用対工業用）。RoHSおよびハロゲンフリー
• ステータスとピークリフロー定格（例：RoHS部品の場合は通常255 ±5 °C）。ライフサイクル/可用性
• ：長寿命製品の場合は、メーカーのサポートと廃止ポリシーを確認してください。 ★ 

10/100Base-T対1000Base-T LANマグネティクス—主な違いこれらの違いを理解することで、コストのかかるミスを回避できます：

信号帯域幅とペア数。

• 1000Base-Tは4つのペアを同時に使用し、より高いシンボルレートで動作するため、マグネティクスはより厳しいリターンロスとクロストークマスクを満たす必要があります。10/100設計は帯域幅が低く、多くの場合、より高いOCL値を許容します。コモンモードチョークの統合と性能。
• ギガビットモジュールは通常、ペア間の結合を制御し、EMCを満たすために、より広い帯域幅にわたってより厳しいインピーダンスを持つCMCを必要とします。10/100モジュールは、より単純なCMCのニーズを持っています。相互運用性。
• 1000Base-Tマグネティクスアセンブリは、多くの場合、10/100の要件を電気的に満たすことができますが、より高価になる可能性があります。逆に、10/100マグネティクスアセンブリは、通常、ギガビット動作には適していません。PHYベンダーのガイドラインとラボテストで検証してください。どちらを選択するか：

コスト重視のFast Ethernetデバイスには10/100マグネティクスを使用し、スイッチ、アップリンク、およびフルギガビットスループットが必要な製品には1000Base-Tマグネティクスを使用します。★
 

PHYリンクテスト：開放インダクタンス

（OCL）は、二次側が開いている状態で測定されたトランスの一次インダクタンスです。10/100Base-T設計の場合、より高いOCL（一般的にIEEE試験規則の下で≈350 µH以上）により、マグネティクスが十分な低周波エネルギー貯蔵を提供し、長いフレーム中のベースラインの変動とドロップを防ぐことができます。ベースラインの変動とドロップは、レシーバのトラッキングに影響し、チェックしないとBERの増加につながる可能性があります。主な読み方のヒント：

試験条件を確認してください。

• OCLは、特定の試験周波数、電圧、およびDCバイアスで与えられることがよくあります。異なるラボでは異なる数値が報告されます。OCL対バイアス曲線を見てください。
• OCLは、不均衡なバイアス電流が増加すると低下します—メーカーは、バイアスレベルにわたるOCLをプロットすることがよくあります。システムに適用される最悪の場合の値を調べてください。★

PHYリンクテスト：CMCは、イーサネットマグネティクスの主要な要素です。これは、目的の差動信号を通過させながら、コモンモード電流に対する高インピーダンスを提供します。CMCを選択する際には、以下に注意してください：

インピーダンス対周波数曲線

• —問題の周波数帯域での抑制を保証します。DC飽和定格
• —DC電流がセンタータップを流れ、チョークをバイアス/飽和させ、CMRRを低下させる可能性があるPoEアプリケーションにとって重要です。挿入損失と熱性能
• —高電流（PoE+）は熱を発生させます。部品は、予想されるPSE電流の下でディレーティングまたは検証する必要があります。 ★

イーサネット磁気モジュール 互換性と交換製品ページが「同等」または「ドロップイン交換」を主張している場合は、代替を承認する前に、このチェックリストに従ってください：

ピン配置とフットプリントの一致。

1. ここに不一致があると、PCBの再設計が必要になる可能性があります。巻数比とセンタータップ接続。
2. センタータップの使用がPHYバイアスと一致していることを確認してください。OCLと挿入/リターンロスのパリティ。
3. 同等以上の電気的性能を確保し— そして 試験条件が一致していることを確認してください。Hi-Pot /絶縁マージン。
4. 安全定格は、オリジナルと同等以上である必要があります。 ﹘1500 Vrmsは一般的な参照です。熱およびDCバイアス動作（PoE）。
5. PoE電流下でのDC飽和と熱ディレーティングを検証します。実用的なワークフロー：

データシートを比較し、サンプルを要求し、ボリューム交換の前に、ターゲットボードでPHYリンクの安定性、BER、およびEMCの事前スキャンを実行します。★ イーサネット磁気モジュール PCBレイアウト

A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。マグネティクス本体の下にGNDキープアウトを維持する

推奨されている場合—これにより、チョークのコモンモード性能が維持され、意図しないモード変換が減少します。PHYベンダーのアプリケーションノートとマグネティクスのデータシートのガイダンスに従ってください。

• スタブ長を最小限に抑える PHYからマグネティクスへ—スタブは反射を増加させ、リターンロスマスクを破る可能性があります。これは、ギガビット設計では特に重要です。
• センタータップを正しく配線する —通常、DCバイアスネットワーク（Vccまたはバイアス抵抗）とPHYリファレンスごとのデカップリング。
• PoEの熱とクリーニング計画：十分なクリーページ/クリアランスを維持し、PoE電流が流れるときの熱上昇を確認します。★
• 試験と検証チェックリスト マグネティクス部品を製造に承認する前に、これらのチェックを実行してください：

PHYリンクテスト： 必要な速度で、代表的なケーブルと長さにわたってリンクアップします。

BER /ストレステスト：

• ベースラインの変動の問題を明らかにするために、持続的なデータ転送と長いフレーム。リターンロス/挿入ロスのスイープ：
• PHYマスクまたはベンダーのアプリケーションノートに対して検証します。Hi-Pot /絶縁テスト：
• ターゲット規格ごとの絶縁耐圧レベルを確認します。EMC事前スキャン：
• 明らかな障害を特定するための迅速な放射および伝導チェック。PoE熱およびDC飽和テスト：
• PoE/PoE+が適用される場合は、全PSE電流下でのCMC飽和と温度上昇を確認します。★ 
• LAN磁気モジュールに関するFAQQ – OCLとは何ですか？なぜ350 µHが指定されているのですか？

A – OCL（開放インダクタンス）は、二次側が開いている状態で一次側で測定されたインダクタンスです。100Base-Tの規範的ガイダンスでは、〜350 µH以上（指定された試験条件下）は、ベースラインの変動を制御し、長いフレームのレシーバトラッキングを保証するのに役立ちます。Q – 1500 Vrmsの絶縁が必要ですか？

A – IEEEのガイダンスと参照される安全規格は、一般的に、イーサネットポートのターゲット絶縁試験として1500 Vrms（60秒）または同等のインパルス試験を使用します。設計者は、自社製品カテゴリに適用される規格のバージョンを確認する必要があります。

Q – ギガビットマグネティクス部品を高速イーサネット設計で使用できますか？

A – はい、電気的には、ギガビット部品は通常、10/100マスクを満たすか超えますが、よりコストがかかる可能性があり、そのフットプリント/ピン配置は互換性がある必要があります。ベンダーのガイダンスを確認し、システムでテストしてください。

Q – どのようにして「同等」と主張されている部品を確認しますか？

A – 行ごとのデータシート比較、サンプルテスト（PHY、BER、EMC）、およびピン配置の検証が必要です。マーケティングの主張だけでは不十分です。

クイック選択チェックリスト 

必要な速度（10/100対1G）を確認します。

巻数比とセンタータップスキームを一致させます。

OCLと試験条件を確認します（多くの100Base-Tの場合、350 µH以上）。

1. PHY周波数帯域全体での挿入損失とリターンロスを確認します。
2. 絶縁（Hi-Pot）定格（〜1500 Vrmsターゲット）を確認します。
3. フットプリント/ピン配置とパッケージの高さを検証します。
4. PoEの場合は、CMCのDC飽和と熱挙動を確認します。
5. サンプルを要求し、PHY + EMCの事前テストを実行します。
6. 結論
7. 適切なイーサネット磁気モジュールの選択は、電気的性能、安全性、および機械的互換性を組み合わせた設計上の決定です。OCL、挿入/リターンロス、絶縁定格、およびピン配置を主要なゲートとして使用し、データシートとターゲットボードでのサンプルテストで主張を検証します。
8. データシートをダウンロードし、

要求

フットプリントファイル、または

エンジニアリングサンプルを注文する ターゲットボードでPHY/BERおよびEMCの事前検証を実行します。